(19) [1本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-54437

(43)公開日 平成11年(1999)2月26日


(51) Int.Cl.*		識別記号	FΙ					
H01L	21/205		H01L 2	1/205				
C 2 3 C 16/44			C 2 3 C 16/44		Н			
C30B	25/12		C 3 0 B 25/12					
	29/40	5 0 2	2	9/40	5 0 2 A			
H01L	21/203		H01L 2	1/203 M				
			審查請求	未請求	請求項の数3	OL	(全 5 月	€)
(21)出願書	₱	特顧平 9-205040	(71)出 夏 人	0000066	33			
(22)出廊日		平成9年(1997)7月30日		京セラ株式会社 京都府京都市伏見区竹田鳥羽殿町 6 番地 渡辺 暁				
(—) M -		1,442 1 (2001) 1 7,400 14	(72)発明者					
				滋賀県八日市市蛇溝町長谷野1166番地の6				

(54) 【発明の名称】 化合物半導体膜の形成方法

(57)【要約】

【課題】 基板2の端部近傍に形成される発光素子の発 光強度が低下するという問題があった。

【解決手段】 基板2をサセプタ1の凹部3内に設置して加熱しながらこの基板2上に化合物半導体膜を堆積させる化合物半導体膜の形成方法であって、前記サセプタ1の凹部3内に、この凹部3の側壁部3b側が高くなるような段差部3aを設けたり、前記サセプタ1の凹部3底面をすり鉢状に湾曲して形成して、前記基板2上に前記化合物半導体膜を形成する。



京セラ株式会社滋賀工場内

【特許請求の範囲】

【請求項1】 基板をサセプタの凹部内に設置して加熱 しながらこの基板上に化合物半導体膜を堆積させる化合 物半導体膜の形成方法において、前記サセプタの凹部内 に、この凹部の側壁部側が高くなるような段差部を設け て、前記基板上に前記化合物半導体膜を堆積させること を特徴とする化合物半導体膜の形成方法。

【請求項2】 前記段差部を前記凹部の側壁部から5~ 15mmのところに、0.001~0.18mmの高さ を有するように設けたことを特徴とする請求項1に記載 10 の化合物半導体膜の形成方法。

【請求項3】 基板をサセプタの凹部内に設置して加熱 しながらこの基板上に化合物半導体膜を堆積させる化合 物半導体膜の形成方法において、前記サセプタの凹部底 面をすり鉢状に湾曲して形成して、前記基板上に前記化 合物半導体膜を形成することを特徴とする化合物半導体 膜の形成方法。

【発明の詳細な説明】

[0001]

成方法に関し、特にMOCVD法やMBE法などで基板 上に化合物半導体膜を堆積させる化合物半導体膜の形成 方法に関する。

[0002]

【従来の技術】従来、単結晶半導体基板や単結晶絶縁基 板などから成る基板上に、GaAsなどの化合物半導体 膜を形成する場合、MOCVD(有機金属化学気相成 長) 法やMBE (分子線エピタキシー) 法などで形成さ れる。

【0003】MOCVD法で化合物半導体膜を形成する 場合、サセプタ上に基板を載置して650~750℃に 加熱して化合物半導体膜を堆積させる。この場合、原料 ガスとしては、TMG、TMAなどが用いられ、不純物 ドーピング用ガスとしてはDMZ、AsH3 などが用い

【0004】この従来のMOCVD法で用いられるサセ プタの構造を図4に示す。MOCVD法で用いられるサ セプタ11は、例えばカーボンにグラファイトや炭化珪 素などをコーティングして構成され、このサセプタ11 上に複数の基板12がセッティングできるように、複数=40=物半導体膜を形成する。 個、例えば6個の凹部13が形成されている。この凹部 13は、基板12を保持するために、基板12よりやや 大きい形状に形成されている。また、このサセプタ11 は回転しながら複数の基板12上に化物半導体膜を均一 に堆積できるように、全体が円盤状に形成されている。 [0005]

【発明が解決しようとする課題】MOCVD法における 化合物半導体膜の堆積は、700℃前後の高温で行われ るため、化合物半導体膜を堆積さる際に基板 1/2が加熱 されると、図5に示すように、基板12の周縁部がサセー50 - グされている。また、このサセプタ1には、従来のサセ

り、基板12の中心部はサセプタ11に当接するもの の、基板12の周辺部はサセプタ11に当接もしくは近 接しないことから、基板12の中心部と周辺部とで基板

温度が異なることになる。このように基板11の中心部 と周辺部で温度分布が発生した状態で化合物半導体膜を 堆積させると、化合物半導体の結晶が成長する際の半導 体不純物のドーピング効率が相違するようになり、例え ば発光素子を形成する場合は、基板12の中心部に形成 される発光素子と基板の周辺部に形成される発光素子と で発光強度がばらつくという問題があった。

【0006】すなわち、図6に示すように、基板12と して、直径4インチのシリコン基板12上に、化合物半 導体膜を堆積して発光素子を形成した場合、基板12の 中心部から2~3cm程度離れた箇所に形成される発光 素子が最も強く発光し、中心部から5cm程度離れた最 外部に形成される発光素子は、80%程度の発光強度し か得られないという問題があった。

【0007】本発明はこのような従来方法の問題点に鑑 【発明の属する技術分野】本発明は化合物半導体膜の形 20 みてなされたものであり、基板の端部近傍に形成される 発光素子の発光強度が低下するという従来方法の問題点 を解消した化合物半導体膜の形成方法を提供することを 目的とする。

[0008]

【課題を解決するための手段】上記目的を達成するため に、請求項1に係る化合物半導体膜の形成方法では、基 板をサセプタの凹部内に設置して加熱しながらこの基板 上に化合物半導体膜を堆積させる化合物半導体膜の形成 方法において、前記サセプタの凹部内に、この凹部の側 壁部側が高くなるような段差部を設けて、前記基板上に 前記化合物半導体膜を堆積させる。

【0009】この場合、前記段差部を前記凹部の側壁部 から5~15mmのところに、0.001~0.18m mの高さを有するように設けることが望ましい。

【0010】また、請求項3に係る化合物半導体膜の形 成方法では、基板をサセプタの凹部内に設置して加熱し ながらこの基板上に化合物半導体膜を堆積させる化合物 半導体膜の形成方法において、前記サセプタの凹部底面 をすり鉢状に湾曲して形成して、前記基板上に前記化合

[0011]

【発明の実施の形態】以下、本発明を添付図面に基づき 詳細に説明する。図1は本発明に係る化合物半導体膜の 形成方法に用いられるサセプタを示す断面図であり、1 はサセプタ、2は基板である。

【0012】前記サセプタ1はカーボンなどから成り、 基板2上に堆積される化合物半導体膜に不純物が混入し ないようにするために、その表面には例えばグラファイ トや炭化珪素などが100mm程度の厚みにコーティン

プタ11の凹部13底面から離間するように凹状に反

プタと同様に複数の基板2をセッティングできるよう に、複数の凹部3が形成されている。

【0013】基板1は、GaAs、Si、GaP、Si C、ZnS、ZnSeなどの単結晶半導体基板やサファ イア(Al2 O3)などの単結晶絶縁基板が用いられ、 この被着基板1上には、GaAs、AlGaAs、Ga AsP、InGaP、GaNなどの化合物半導体膜が形 成される。

【0014】これらの化合物半導体膜を例えばMOCV D法で形成する場合は、TMG、TMA、TMI、As H3、PH3、NH3 などの原料ガスが用いられ、また、導電型を制御するための半導体不純物用ガスとして は、DMZやSiH4 などが用いられる。また、これら の化合物半導体膜を例えばMBE法で形成する場合は、 個々の構成元素を蒸発るつばに入れて加熱して蒸発さ せ、出てくる蒸気を分子線の形で加熱されている基板に 当て単結晶薄膜を成長させる。このようにして形成され る化合物半導体膜は、例えば発光ダイオードなどの発光 素子や電界効果トランジスタの半導体膜として用いられ る。

【0015】前記基板2上に化合物半導体膜4を堆積させる場合は、基板2をサセプタ1の凹部3内にセッティングして、サセプタ1の裏面側からヒータ(不図示)でサセプタ1と基板2を650~750℃に加熱して堆積させる。

【0016】前記サセプタ1の凹部3の大きさは、化合物半導体膜4を堆積させる基板2の大きさに応じて設定されるが、化合物半導体膜4を例えば直径4インチの基板に堆積させる場合は、凹部3は直径10.2cm程度で、深さ0.85mm程度に形成される。

【0017】この凹部3には、基板2が加熱されたとき に、この基板2の裏面側中央部と周辺部が当接もしくは 近接するように段差部3aが形成されている。この段差 部3aは、凹部3の側壁部3bからの長さbがb=5~ 15mmとなり、かつ四部3の底面からの高さaがa= 0.001~0.18mmとなるように設けることが望 ましい。この段差部3 aを凹部3の側壁部3 bから5 m mより側壁部3b側に設けると、基板2上に発光素子を 形成した場合、基板2の端部近傍に形成される発光素子 の発光強度は向上するものの、基板2の中心部に形成さ 40 れる発光素子の発光強度が低下する。また、この段差部 3aを凹部3の側壁部3bから15mm以上中心部側に 設けると、基板2上に発光素子を形成した場合、基板2 の中心部に形成される発光素子の発光強度は向上するも のの、基板2の端部近傍に形成される発光素子の発光強 度が低下する。また、この段差部3 aの高さが、0.0 0.1 mm以下の場合、基板2の端部近傍に形成される発 光素子の発光強度を高める効果が得られず、0.18m m以上の場合。基板2の中心部に形成される発光素子の。 発光強度が低下する。

4

【0018】図2は請求項3に記載した化合物半導体膜の形成方法に用いられるサセプタ1の断面図である。この化物半導体膜の形成方法も請求項1に記載した化合物半導体膜の形成方法とほぼ同様であるが、この請求項3に記載した化合物半導体膜の堆積方法では、サセプタ1の凹部3底面がすり針状に湾曲させて形成されており、この底面がすり針状の凹部3に基板をセッティングして、化合物半導体膜を堆積する。

【0014】これらの化合物半導体膜を例えばMOCV 【0019】このように、サセプタ1の凹部3の底面を D法で形成する場合は、TMG、TMA、TMI、As 10 すり鉢状に湾曲して形成すると、サセプタ1の加工は若 H3、PH3、NH3 などの原料ガスが用いられ、ま た、導電型を制御するための半導体不純物用ガスとして は、DMZやSiH4 などが用いられる。また、これら

[0020]

【実施例】厚みが5mmで、径が342mmのサセプタに、深さが0.85mmで径が100.2mmの円部を環状に6個設けると共に、凹部の壁面から中心部に向かって10mmのところに高さが0.1mmの段差部を形成した。この凹部内に厚みが0.35mmで径が100mmのシリコン基板をセッティングして、厚みが4μmのガリウム砒素から成るバッファ層を形成した後、n型とp型のアルミニウガリウム砒素層を連続して堆積させ発光素子を多数形成し、この発光素子のシリコン基板上の位置と発光強度との関係を調べた。その結果を図3に示す。

【0021】図3から明らかなように、段差部の高さaがa=0.1mmの場合、基板の中心部から2~3cm離れたところに形成される発光素子が最も大きな発光強度を有し、基板の中心部に形成される発光素子は97%程度の発光強度を有し、基板の周辺部に形成される発光素子は95%程度の発光強度を有する。すなわち、従来では基板の端部近傍の発光素子の発光強度は80%であったが、本発明品では基板の端部近傍の発光素子も95%以上の発光強度を得ることができる。これは、基板の端部近傍において基板とサセプタが当接もしくは近接するため、基板の全面にわたって温度分布が少なくなり、発光素子の発光強度の面内分布も均一となるものである。

[0022]

【発明の効果】以上のように、請求項1に係る化合物半導体膜の形成方法では、基板がセッティングされるサセアタの凹部内に、この凹部の側壁側が高くなるような段差部を設けて、基板上に化合物半導体膜を堆積させることから、この基板が加熱されたときに、この基板の中央部と周辺部の双方がサセアタと当接若しくは近接し、基板の温度分布は均一になって結晶成長時に半導体不純物が均一にドーピングされ、この化合物半導体膜を用いて形成されるデバイスの特性の面内分布が均一となる、

【0023】また、請求項3に係る化合物半導体膜の形 50 成方法では、基板をセッチングするサセプタの門部底面 をすり鉢状に湾曲して形成して、この基板上に化合物半導体膜を形成することから、この基板が加熱されたときに、この基板の中央部と周辺部の双方がサセプタと当接若しくは近接し、基板の温度分布は均一になって結晶成長時に半導体不純物が均一にドーピングされ、この化合物半導体膜を用いて形成されるデバイスの特性の面内分布が均一となる。

【図面の簡単な説明】

【図1】請求項1の発明に係る化合物半導体膜の形成方法に用いられるサセプタの断面図である。

【図2】請求項3の発明に係る化合物半導体膜の形成方法に用いられウサセプタの断面図である。

【図3】請求項1の発明に係る化合物半導体膜の形成方

6 法で形成される発光素子の形成位置と発光強度との関係 を示す図である。

【図4】従来の化合物半導体膜の形成方法に用いられる サセプタを示す図であり、(a)は平面図、(b)は断 面図である。


【図5】従来の化合物半導体膜の形成方法に用いられる サセプタの凹部部分を示す図である。

【図6】従来の化合物半導体膜の形成方法で形成される 発光素子の形成位置と発光強度との関係を示す図であ 10 る。


【符号の説明】

1······ サセプタ、2·····- 基板、3······ 四部、3 a ······ 段差部


【図1】



【図2】



[図3]



【図5】



